图 BGA·CSP对应的工作频率
    BGA·CSP所具的电气特性能否通过相应的结构形式来实现，这是很重要的一点。BGA·CSP在频率特性上所显示的位置见上图.
    芯片的组装方向必定是趋向布线设计的细密化，作为多引线(端子)型的芯片封装，在高频率下使用时，如果使用的模式不变，得到的实际结果很可能与模拟结果不一致，这时最好是采用预先模拟试验的方法，对布线及结构的优化加以确认。芯片电路的布线负载，从下图SIA的负载曲线中看到，如98年设计等级为O．25微米时，可做得250MHZ的产品，也就是说芯片布线的狭间距与工作频率的增加是同时推进的，假设这时仍采用有线焊方式，对于片基材料
技术而言，不一定可满足狭间距的要求。利用有线焊方式，连接引线从芯片电极连向片基(基板)时，如果因间距的因素使连接引线加长，无意中生存的寄生电感会造成信号延时而影响电路正常工作，采用多层化布线方式则可取得阻抗的匹配。下图是说明从对称带式结构到微带式结构、带式结构的变化形式。今后为适应电路的高性能和高速化处理，必须要求信号同时工作(SSO：Simultaneous Signal On)，又不可受感应噪声的影响，由此促进电路的多引线(端子)

图2．20  SIA的负载曲线

图    C／D PBGA
 

    图  双Metal Tape BGA
个典型例子，另一种是由设置的GND平面组成双金属TBGA结构(见上图)。
    由于组同装间距的日益狭窄，使用有线焊方式将使组装发生困难，采用面朝下的倒装芯片法，由多层化基板(片基)可完成狭间距的布线。这时对电气性能产生影响或成为制约的主要因素是串扰信号，用点(端子)结构形式和载带形式来对应多层化，对清除串扰信号有一定效果。如前所述，使用载体形式的BGA·CSP不利于小型化的发展，载带形式对细密间距、小型化要求都比较有利。